江苏龙网

  1. 首页 > 资讯 > >

英特尔因产品道歉是什么原因？英特尔因产品道歉事件始末( 二 )


另外值得一提的是 ， 英特尔明确表示未来微架构将会和工艺制程脱钩 ， 微架构不再依赖于制程 ， 新的产品将使用合适的制程推向市场 。 因此我们有可能看到一些长寿的核心使用完全不同代的制程 ， 当然也有可能一些长寿制程被应用在多个微架构上 。 英特尔做出这样决定的原因很可能是受到14nm转移到10nm时几乎无休止的延期带来的影响 。
由于10nm的不断延后 ， 从2015年发布的14nm Skylake开始 ， 英特尔只能在14nm上不断地深挖工艺潜能 ， 实际架构却几乎没有任何进步 ， 包括后来的Kaby Lake、Coffee Lake等都深受其害 。 好在频率不断攀升带来了性能的提升 ， 否则英特尔将面临更为麻烦的市场格局 ， 这也是英特尔宣布微架构和工艺脱钩的原因之一 。
全新10nm工艺
密度再创新高
英特尔的工艺在进入22nm后速度就慢了下来 。 2013年英特尔在14nm工艺初试上就遇到一些问题 ， 量产显著低于目标值 ， 直到2014年初这个问题才得以初步解决 ， 产能才开始进入爬坡 ， 并且最终的产能直到2015年才逐步提高到和之前22nm相当的程度 ， 这已经比最初的预计晚了接近2年之久 。
在14nm之后的10nm上 ， 英特尔认为会在2016年底的Cannon Lake上推出新的工艺 ， 实际上直到2019年初 ， 英特尔还没有开始大规模生产10nm的产品 ， 产能爬坡更是无从谈起 。 从英特尔之前的路线图来看 ， 10nm产品的产能释放可能会进一步延期至2019年下半年 ， 甚至2020年 。
10nm延期如此之久的主要原因是英特尔在技术上过于激进 。 根据英特尔有关工艺制程的算法 ， 英特尔在14nm节点的晶体管密度为37.5 MTr/平方毫米 ， 但是在10nm节点 ， 英特尔希望这个数据可以提升到100.8 MTr/平方毫米 ， 增长了2.7倍之多 。 英特尔给出了一张表格 ， 里面列出了每一代英特尔制程的相关晶体管密度数据 。 值得一提的是 ， 14nm++的密度数据相对降低的原因是因为英特尔为了获取更高的频率 ， 从而放宽了一些电路的要求 。
在有关10nm的逻辑库方面 ， 英特尔披露称自己已经准备了10种不同类型的10nm库 ， 分别面向不同的应用领域 ， 其中包括短库（HD ， 高密度）、中高库（HP ， 高性能）、高库（UHD ， 超高性能）等 。 库越短 ， 功率越低 ， 密度越高 ， 峰值性能也就越低 。 最终的芯片往往是不同类型库的合成 ， 较短的库往往使用于对成本敏感的部分 ， 比如IO或者非核心部分 。 较高的库通过较低的密度和较高的驱动电流 ， 用于驱动设计中最关键的部分 。
因此英特尔实际上只有高密度库的密度达到了100.78MTr/平方毫米 ， 比如英特尔给出了三个典型数据分别是密度、Fins和单元高度 ， 高密度库的数据分别是100.78MTr/平方毫米、8nm和272nm；中高库分别是80.61MTr/平方毫米、10nm和340nm；高库则是67.18MTr/平方毫米、12nm和408nm 。
另外 ， 英特尔在晶体管的另一个关键属性 ， 鳍片的性能方面也有了一些进展 。 早期的FeinFET使用单栅极 ， 随后发展成三栅极 ， 英特尔在22nm中使用三栅极设计以提高总的驱动电流 。 随后英特尔还引入了新的参数也就是鳍片间距 ， 用于衡量临近鳍片之间的距离 。 相应的 ， 如果鳍片通过多个门 ， 那么门之间的距离被称为门间距 。
理论上来说 ， 鳍片和金属栅极之间的接触越多、鳍片之间的距离越小 ， 那么泄露就越少、性能就越好 。 这里包含了很多复杂的问题 ， 不仅仅是驱动电流的改善 ， 而且还存在诸如寄生电容和栅极电容等问题 。
从10nm与14nm的工艺对比表中数据来看 ， 英特尔在10nm上大幅度增加了鳍片高度 ， 减少了鳍片间距、门间距等关键性参数 ， 同时还提高了密度 。 另外鳍片宽度被缩减至7nm ， 甚至小于制程的典型数值 ， 鳍片宽度和间距越小 ， 意味着寄生电容越不容易存在 。 而在“不同厂商工艺的典型数据差异”这张表格中还展示了不同厂商、不同代次工艺之间的差别 。 这里重点比较了英特尔和台积电、三星16/14nm之后的变化 。


推荐阅读


上一篇：摩洛哥查获可卡因这是真的吗？摩洛哥查获可卡因事件始末

下一篇：海外网■日本外务省官员确诊新冠肺炎：曾前往雅典参加圣火采集仪式