Intel|28核56线程:英特尔10nm Ice Lake-SP服务器处理器基准测试曝光

WCCFTech 刚刚报道了英特尔下一代 10nm Ice Lake-SP 至强服务器芯片的基准测试成绩 , 并将这颗 28 核 / 56 线程的新品 , 与 64 核心的 AMD 霄龙“Rome”7742 旗舰处理器进行了一番对比 。作为 Whitley 平台的一部分 , 英特尔 Ice Lake-SP 家族包含了多款至强(Xeon)SKU , 比如早前曝光的 6 核与 24 核版本 。
Intel|28核56线程:英特尔10nm Ice Lake-SP服务器处理器基准测试曝光
文章图片

根据 @ TUM_APISAK 的最新爆料 , 这枚 28 核 / 56 线程的 Ice Lake-SP 至强处理器已被 Geekbench 基准测试数据库给曝光 , 此外 @ Momomo_US 也在 SiSoftware 的数据库中发现了它的身影 。
测试平台为支持两颗 Ice Lake-SP 至强可扩展处理器的双槽服务器平台 , 因此总计拥有 56 个核心 / 112 个线程 。由于芯片只是早期工程样品 , 因此始终频率低至 1.5GHz、睿频也只有 3.2GHz。
Intel|28核56线程:英特尔10nm Ice Lake-SP服务器处理器基准测试曝光
文章图片

该 CPU 还拥有 32MB L2 和 42MB L3 缓存(合计 77MB) , 搭配 512GB @ DDR4-3200 频率的八通道内存 , 这也是 Whitley 新平台的主要亮点之一 。
测试者通过 Geekbench 4 基准测试项目评估了英特尔 Ice Lake-SP 双路服务器的性能 , 可知 AVX-512 指令集支持为其增色不少 。单核得分 3443 , 多核性能 37317。
Intel|28核56线程:英特尔10nm Ice Lake-SP服务器处理器基准测试曝光
文章图片

在将其与 AMD 霄龙(EPYC)7742 处理器进行比较之前 , 还请注意该 10nm Ice Lake-SP 工程样品处理器的双频均较低 , 正式产品的最终表现显然会更亮眼 。
此外 AMD 霄龙 CPU 缺乏对 AVX-512 指令集的支持 , 因此它与英特尔 Ice Lake-SP 双路平台在不同的基准测试项目上各有侧重 。
Intel|28核56线程:英特尔10nm Ice Lake-SP服务器处理器基准测试曝光
文章图片

结果表明 , 具有 3.4GHz 主频的 AMD 霄龙 7742 处理器的单核性能 , 可以轻松超越只有 1.5GHz 的英特尔 Ice Lake-SP 工程样品 。
但在多核性能得分上(约 35000) , 它又略逊于后者 。照此估算的话 , 正式版 Ice Lake-SP 芯片有望在该项目上轻松胜过 AMD 霄龙 7742 , 但领先幅度可能不如英特尔所期待的那么大 。
Intel|28核56线程:英特尔10nm Ice Lake-SP服务器处理器基准测试曝光
文章图片

遗憾的是 , 尽管 Ice Lake-SP 能够与 Epyc Rome 一较高下 , 但受 10nm 良率的拖累 , 英特尔已经错过了最初的时间表 , 价格和功耗细节也暂不得而知 。
即便后续上市 , Ice Lake-SP 也将再次面临被 Epyc Milan 新品再次碾压的命运 。至于平台的总体拥有成本 , 预计两家公司都不会有太大的变化 。
Intel|28核56线程:英特尔10nm Ice Lake-SP服务器处理器基准测试曝光
文章图片

据悉 , 英特尔将于今年晚些时候开始出货基于 10nm+ 工艺节点的 Ice Lake-SP 处理器 。
有趣的是 , 尽管早前 PPT 称该系列最高为 28 核 / 56 线程 , 但华硕却在其演讲期间爆料单槽最高为 38 内核 / 76 线程(甚至有传闻称单槽最高 56 核 / 112 线程) 。
Intel|28核56线程:英特尔10nm Ice Lake-SP服务器处理器基准测试曝光
文章图片

英特尔 Ice Lake 至强处理器基于全新的 Sunny Cove 核心架构 , IPC 性能较 2015 年以来面世的 Skylake 核心架构提升 18%。
此外提供了对 PCIe Gen 4 和八通道 DDR4 内存的支持 , 最高配备 64 条 PCIe Gen 4 通道 , 支持 16 DIMM 的 DDR4-3200MHz 的内存 , 以及第二代傲腾闪存 。
Intel|28核56线程:英特尔10nm Ice Lake-SP服务器处理器基准测试曝光
文章图片

最后 , Ice Lake-SP 至强处理器采用的是较初代 10nm 节点(Tiger Lake CPU 首次采用)有所增强的 10nm+ 工艺 。
新工艺的制程密度是 14nm 的 2.7 倍 , 支持自校准 Quad-Patterning、Contact Over 有源门、钴互联(Cobalt Interconnect)、初代 Foveros 3D 堆叠、以及第二代嵌入式多芯片互联桥接(EMIB)技术 。


推荐阅读