江苏龙网

  1. 首页 > 人文 > >

与非网|如何利用FIFO芯片实现高速高精度模、数转换器及处理器的接口？


在高速数据采集系统中 ， 若 A／D 转换器直接与微处理器 MCU 相接 ， 则因高速 A／D 的转换速率较高 ， 迫使 MCU 不断地读取转换结果 ， 因而就占用了 MCU 大部分的 I／O 带宽 ， 降低了 MCU 的工作效率 。 在此情况下通常都会加缓存器 ， 这样“模／数转换器缓存器一处理器”就成为一种通用模式 。 下面就介绍如何利用 FIFO 芯片 CY7C4255V 实现高速高精度模／数转换器 AD767l 与 LPC2200 系列 ARM 处理器的接口 。
1 、器件简介
1.1 模／数转换器 AD7671
AD767l 是采样速率达 1Msps 的 16 位逐次逼近型高速高精度模／数转换器 ， 采用 5V 单电源供电 ， 并能提供单极性和双极性两种输入方式 ， 可适用不同的输入范围；它还提供校准与误差校正电路、内部时钟、8 位或 16 位并行口和 1 个串行口 。 AD7671 能够达到 16 位分辨率 ， 而且无失码 ， 最大积分非线性误差（INL）仅为 2．5 LSB ， 能够满足各种高精度应用的要求 。
通常情况下 ， AD7671 有两种数据读取方式：一种是在数据转换完成后 ， 读取转换的数据；另一种是在数据转换的过程中 ， 读取上一次转换完成的数据 。 图 l 中的时序图描述了后一种情况 ， 即主控制器发出 CNVST 信号后 ， 检测 BUSY 信号 。 当 BUSY 信号置为高电平时 ， 读取由上一个转换过程所转换的数据 。
1．2 FIFO 芯片 CY7C4255V
FIFO（First In First Out）简单说就是指先进先出 。 作为一种新型大规模集成电路 ， FIFO 芯片以其灵活、方便、高效的特性 ， 逐渐在高速数据采集、高速数据处理、高速数据传输以及多机处理系统中得到越来越广泛的应用 。 CY7C455V 是 Cypress 公司的 3．3V 高速 ， 低功耗的 FIFO ， 芯片容量为 8K18 位 ， 最高工作速率为 100MHz（最短读／写时间为 10ns） ， 输入／输出端口由单独的时钟和使能信号控制 ， 具有“空”、“满”、“半满”和可编程的“几乎空”、“几乎满”标志 。
CY7C4255 的 18 位输入／输出端口由单独的时钟和使能信号控制 。 输入端口由一连续写时钟（WCLK）和写使能信号（WEN）控制 ， 当写使能 WEN 有效时 ， 数据在每个时钟周期 WCLK 信号的上升沿被连续写入 FIFO 存储器中 。 同样 ， 输出端口由一连续读时钟（RCLK）和读使能信号（REN）控制 ， 而且有一个输出使能引脚（OE） 。 如果是单时钟操作 ， 则读／写时钟可连接在一起；在异步读／写应用中 ， 两个时钟可以是独立的 ， 时钟频率最高可达 100 MHz 。 利用芯片提供的级联输入（WXI、RXI）、级联输出（WXO、RXO）和首先加载（FL）引脚可进行深度扩展 。

与非网|如何利用FIFO芯片实现高速高精度模、数转换器及处理器的接口？
本文插图

1．3 ARM 处理器 LPC2210
LPC2210 是基于一个支持实时仿真和嵌入式跟踪的 16／32 位 144 脚 ARM7TDMI-S 核的微控制器 。 它内部包含 ARM7TDMI-S 核与片内存储器控制器接口的 ARM7 局部总线、与中断控制器接口的 AMBA 高性能总线（AHB）和连接片内外设功能的 VLSI 外设总线（VPBARM AMBA 总线的兼容超集） 。 LPC2210 具有 16KB 片内静态 RAM；片内外设与器件引脚的连接由引脚连接模块控制 ， 该模块由软件进行控制以符合外设功能与引脚在特定应用中的需求；通过外部存储器接口可将存储器配置成 4 组 ， 每组的容量高达 16MB ， 数据宽度为 8／16／32 位；具有 2 个 32 位定时器（带 4 路捕获和 4 路比较通道）、PWM 单元（6 路输出）、实时时钟和看门狗；多个串行接口包括 2 个 16C550 工业标准 UART、高速 I2C 接口（400kb／s）和 2 个 SPI 接口；多达 76 个通用 I／O 口（可承受 5V 电压） ， 12 个独立外部中断引脚 EIN 和 CAP 功能 。
2 、接口电路
利用 FIFO 芯片 CY7C4255V 实现 AD7671 与 LPC2210 的接口电路 ， 如图 2 所示 。 图中 ， AD7671 的输入范围已经配置成士 5V ， 其数据端口采用高速并行接口；接口的数据读取模式设置为图 l 所示的模式 ， 其中+5V 和一 5V 分别是模拟电压 。 由于 CY7C11255V 与 LPC2210 的数据接口的电压为 3．3V ， 所以将 3．3V 数字电压输入到 OVDD 引脚 ， 这样 AD7671 的数据接口电压就可以与 FIFO 芯片的数据接口相兼容 。 ADR421 为 AD7671 提供了+2．5V 的基准电压；AD7671 的模拟输入端 ， 采用了由低噪声系数的激励放大器 ADS02l 构成的驱动电路来驱动 A137671 。
A／D 转换结果输出直接与 FIFO 数据输入端 D0～D15 相连}转换控制由 ARM 处理器的一个 PWM 输出端产生所需的采样频率的采样控制信号 ， 该信号同时作为 FIFO 的输入使能端的控制 。 AD767l 的 BUSY 输出端作为 FIFO 的输入时钟（WCLK）控制信号 ， 当转换结束时 BUSY（WCLK）由低变高 ， 此时 FIFO 写使能 WEN 有效 ， 转换数据就在 WCLK（BUSY）信号的上升沿被写入 FIFO 存储器中 。 LPC2210 ARM 处理器总线数据宽度配置为 16 位 ， 由 EMC 总线的片选信号 nCS2、输出使能信号 nOE、时钟输出 XCLK 来控制 FIFO 的数据读取 。 FIFO 的半满（HF）、全满（FF）标志与 ARM 的 2 个中断引脚相连 ， 可通过编程在实际应用中选择使用；EF 接 ARM 的 PO．23 引脚作为 FIFO 的空查询引脚 。

与非网|如何利用FIFO芯片实现高速高精度模、数转换器及处理器的接口？
本文插图

【与非网|如何利用FIFO芯片实现高速高精度模、数转换器及处理器的接口？】3、结语
采用 FIFO 器件作为高速 A／D 与 ARM 处理器间的数据缓冲 ， 具有电路结构简单、性能可靠等优点；同时提高了处理器的工作效率 ， 使控制更加方便 。


    推荐阅读


    上一篇：好伦哥比萨小店不光是创业新方向，也是盘活店面的新希望

    下一篇：14岁少女自称一天创作2000首诗|16岁少女自称一天创作2000首诗