江苏龙网

  1. 首页 > 人文 > >

[芯片]全球冲刺3nm芯片：最烧钱的技术战！100亿美元起( 五 )


Puhakka认为 ， 短期内芯片制造商不会将CD-SAXS插入到在线监控流中 。
CD-SAXS在内存方面正在取得进展 。 如今 ， 在研发方面 ， 内存制造商正在使用该技术来表征硬掩模和高宽比结构 。 在逻辑芯片方面 ， 该技术仍处于概念阶段 ， X射线强度还将面临挑战 。
六、像搭乐高一样堆叠封装芯片传统设计方法是通过缩小每个节点上不同的芯片功能 ， 并将它们封装到一个单片芯片上 。
但是对很多人来说 ， 集成电路的扩展变得愈发昂贵 ， 且每个节点上的性能和功率优势都在减少 ， 因此需要高级封装等替代方案 。
当今高级封装技术能让内存更接近逻辑处理单元 ， 提升互联密度和信号传输速率 。
逻辑内核与存储单元之间的物理距离会导致延迟 ， 人工智能等应用又需要密集的计算操作 ， 信号从大型芯片的一端传输到另一端所花费的时间 ， 远比使用高速接口从一个芯片传输到另一芯片所花费的时间更长 。
因此 ， 通过封装逻辑核心和内存 ， 可以大大减低功耗并增加内存带宽 。 许多封装厂研发先进的封装技术 ， 以增加晶体管速度 ， 从而提高整个封装系统的性能 。
在已量产的2.5D集成电路领域 ， 台积电主推CoWoS工艺 ， 英特尔主推EMIB工艺 ， 三星主推FOPLP 。
▲台积电先进封装技术一览
未来通过难度更高的硅通孔（TSV）3D封装技术 ， 台积电将进一步量产系统整合SoIC、 WoW等3D集成电路 ， 英特尔推出Foveros技术 ， 三星推出3D SiC 。
小芯片（chipset）是实现异构集成的一种新形式 ， 通过在特定空间像乐高似的堆叠多种芯片 ， 实现更快的开发速度和更高的计算力 。
去年台积电展示的7nm小芯片系统就是一个很好的例子 ， 通过采用COWOS封装技术和LIPINCON互连技术 ， 将大型多核设计划分成多个小芯片 ， 从而提供更高的良率和更好的经济性 。
英特尔也做到将不同IP、不同工艺的各种方案封装在一起 ， 从而省去漫长的重新设计、测试、流片过程 。
2019年7月 ， 英特尔推出将EMIB和FOVEROS相结合的CO-EMIB技术 ， 无论是2D水平互连还是3D堆叠互连 ， 单片与单片之间都可实现近乎于SoC级高度整合的低功耗、高带宽、高性能表现 。
▲台积电、三星、英特尔均为堆叠封装技术的主要参与者
研究人员也在功率半导体封装方面进行改进 。 例如 ， 碳化硅（SiC）比硅具有更高的击穿电场和热导率 ， 供应商将SiC功率MOSFET和其他组件集成到功率模块中 。
但要充分利用碳化硅 ， 还需在封装方面做很多优化工作 。 Cree CTO John Palmour在最近的一次采访中表示 ， 如果仅使用用于硅的标准功率模块设计 ， 则只能获得碳化硅所应具有的性能的一半左右 。
结语随着半导体制程的不断发展 ， 摩尔定律的推进节奏逐渐趋缓 ， 延续摩尔定律的生命力需要创新技术和设备的突破 。
胡正明教授曾说过 ， 半导体行业大约每隔20年 ， 就会有新的危机出现 。 20年前 ， 大家一度非常悲观 ， 看不清如何才能将芯片性能做得更好、功耗更低且控制住成本 。
如今半导体行业回到了20年周期的“危机”循环节点 ， 全球最顶尖的芯片公司都不知道 ， 当先进制程走到5nm、3nm、2nm、1nm后 ， 未来半导体行业的创新发展 ， 路又在何方？
这个问题的答案 ， 也许藏在人工智能、5G等新兴应用里 ， 也许藏在半导体的新器件、新技术、新模式里 ， 整个半导体行业都在不断探索前行 。
无论未来谁是创新风暴的引领者 ， 最终受益的都将是享用更高性能电子产品的每一个人 。
参考来源：Imec ， 半导体工程


推荐阅读


上一篇：企业思想家遭小区“硬核”对抗，丰巢快递柜收费

下一篇：「黑洞」狼群遇上人类婴儿，为什么会选择将其养大？难道它们通人性吗？