大步进击的台积电，停滞不前的集成电路( 二 )

集成电路的发展主要源于晶体管的不断缩小以及制造工艺的改进。 1947年，贝尔实验室发明了点接触的Ge晶体管；1950年， Shockley发明了第一个BJT（双极结晶体管），取代性能相对差的真空管；1958年，德州仪器制造出第一个集成电路触发器，由两个双极晶体管组成并连接在单片硅片上，从而启动了“硅时代”；1963年，仙童公司公司发明了CMOS电路，实现了几乎零静态功耗；接下来的年代，集成电路就一直遵循摩尔定律不断地scaling（尺寸缩放），带来速度、密度、性能的一次次提升。但受限于晶体管材料的物理尺寸（小尺寸效应），一路从Bulk-Si走到32nm就走不下去了，于是开始从晶体管技术的使用转向新的器件结构：从Planar走向3DFinFET（3D封装技术）以及SOI技术。目前主流芯片厂商的产品已经进入到10nm以内，遵循以往的技术路径，即按比例不断缩小器件尺寸已无法实现摩尔定律。从物理角度来看，集成电路尺寸已进入到介观尺寸范围内，各种物理效应都会成为集成电路发展的阻力，如杂质涨落、量子隧穿等；从工艺角度来看，目前每一工艺节点的演进会使芯片时间频率有20%的提升，而功耗也以一定的幅度在增加；从成本的角度来看，从20nm开始，加工成本开始显著上升。成本的增加挤压厂商的利润，在一定程度上限制研发的投入，研发速度将有所放缓。随着集成电路尺寸不断减小，技术瓶颈在制约工艺的发展，从2015年以来产品换代速度已下降到24个月，这个速度预计将保持到2030年。

部分半导体技术路线图资料来源：ITRS 因此，物理效应、功耗和经济效益成为了集成电路工艺发展的瓶颈。在此困境下，如今集成电路的发展似乎更多地依赖于1999年出现的3DFinFET技术，就目前而言，像台积电、英特尔等巨头纷纷选择了3D封装技术，来解燃眉之急。 1999年，胡正明成功研制出FinFet ，将半导体器件结构的维度从二维提升到了三维，提升了我们对晶体管通断性质的控制，也很好地解决了由于尺寸缩小而带来的漏电流过大的问题，使晶体管制程进化到如今的7nm工艺。可以说，当硅材料集成电路接近理论性能极限，当我们从晶体管技术的使用转向新的器件结构以谋求集成电路发展时，集成电路技术在本质上就几乎没有了突破，尺寸变小更多的是极致地体现出资本家们利益最大化的思想。对于台积电来说，因为集成电路技术的停滞，半导体行业整体处于相对稳定的一个状态，没有因为新技术的出现而形成行业大洗牌、弯道超车等现象，台积电多年积累的技术壁垒因此而越加牢固。但对于整个半导体行业来说，这明显是不利的。随着行业壁垒的加高加固，台积电一家独大的局面越发严重，导致弱竞争现象，行业发展或将变缓。甚至到最后，摩尔定律死亡，集成电路产业的发展停止。这是半导体行业的矛与盾，矛是个别半导体企业的前进，盾是整个行业的难以突破。或者应该说是台积电的矛与盾。后摩尔时代，晶圆代工或生巨变，台积电还能霸主多久？显然，随着器件尺寸不断减小，技术瓶颈开展显著制约工艺发展，当前产品迭代速度已明显下降，因此，我们需要重新探讨集成电路产业和技术的发展方向，后摩尔时代已来。目前，除了通过SoC集成和3D封装技术等方法来进行产品迭代，行业内还通过多种途径寻求突破。比如，挖崛氮化镓（GaN）、碳化矽（SiC）等半导体新材料，开启新的集成电路时代；还研究量子器件、自旋器件、磁通量器件、碳纳米管或纳米线器件等能够实现自组装的器件，以改变现有的电子传递信息模式，降低功耗并提升性能；或试图从其他领域找到突破口，通过微纳电子学、物理学、数学、化学、生物学、计算机技术等领域的高度交叉和融合，加速集成电路理论和技术的创新突破。

而一旦集成电路技术得到突破，半导体行业或生巨变。不过，从这些研究得到突破到实现量产，恐怕还有很长的路要走。在集成电路技术停滞的环境下，再结合市场份额占比情况来看，其他厂商想超越强积电的可能性比较小。一方面，在即将到来的5nm时代，台积电优势依旧明显。台积电5nm的良率已经爬升到50% ，预计最快明年第一季度量产，初期月产能5万片，随后将逐步增加到7~8万片，几乎翻了一番。目前披露的首批5nm消费级产品包括苹果A14、海思麒麟1000系列等，据说9月份已经流片验证。至于AMD ， Zen4架构处理器也是5nm ，首发大概率会交给第四代EPYC霄龙处理器，代号“Genoa（热那亚）” ，最快2021年就登场。按照台积电官方数据，相较于7nm（第一代DUV），基于Cortex A72核心的全新5nm芯片能够提供1.8倍的逻辑密度、速度增快15% ，或者功耗降低30% ，同样制程的SRAM也十分优异且面积缩减。另一方面，在3D封装技术上，台积电、英特尔处于领先位置，未来或将独占鳌头。台积电在2018年4月宣布创新的多芯片3D堆叠技术（SoIC）。采用硅穿孔（TSV）技术，将不同尺寸、制程技术及材料的裸晶堆叠在一起，达到无凸起的键合结构，大幅减少功耗。英特尔也在2018年12月推出有源内插器的3D封装技术Foveros 。该3D封装将内插器作为设计的一部分，内插器包含了将电源和数据传送到顶部芯片所需的通硅孔和走线，通过为每种情况下的工作选择最佳晶体管，在正确的封装下组合在一起，从而获得最佳的优化效果。 2019年还推出新封装技术Co－EMIB ，可实现高带宽和低功耗的连接模拟器、内存和其他模块。结语：未来集成电路会如何，台积电又会如何发展，我们不得而知，但我相信，科技没有到终点。比起一直见证台积电霸主晶圆代工领域的辉煌，我更期待新的集成电路时代到来。